本/雑誌
SystemVerilogによるFPGA/ディジタル回路設計入門
小林和淑/監修 小林和淑/共著 寺澤真一/共著 吉河武文/共著 塩見準/共著 門本淳一郎/共著
3300円
| ポイント | 1% (33p) |
|---|---|
| 発売日 | 2023年11月下旬発売 |
| 出荷目安 | メーカー在庫見込あり:1-3週間
※出荷目安について |
- 追跡可能メール便 送料無料
商品説明
HDLは、高い抽象度でハードウェアの動作を記述することを目的に開発されました。本書は、順序同期回路をSystemVerilogで記述しLSIやFPGAに実装したい設計者向けに、設計事例をもとに解説しています。
関連記事
収録内容
| 1 | 第1章 SystemVerilogとは |
| 2 | 第2章 FPGAへの実装入門 |
| 3 | 第3章 ディジタル回路入門 |
| 4 | 第4章 SystemVerilogによる順序回路 |
| 5 | 第5章 SystemVerilogによるプロセッサの設計と実装 |
| 6 | 第6章 SystemVerilogによるASIC設計 |
| 7 | 第7章 SystemVerilogとVerilog HDLの対比と記述の罠 |
