• 商品画像1
本/雑誌

Verilog HDL & VHDLテストベンチ記述の初歩 論理回路の検証で用いるHDL文法とノウハウ (デザインウェーブムック)

安岡貴志/著

2860円
ポイント 1% (28p)
発売日 2010/10/28 発売
出荷目安 メーカー在庫あり:1-3日 ※出荷目安について

仕様

商品番号NEOBK-945736
JAN/ISBN 9784789831086
メディア 本/雑誌
販売CQ出版
ページ数 239

著者・出版社・関連アーティスト

商品説明

本シリーズでは、技術のボーダレス化が進む時代の設計・開発手法やデバイス要素技術、システム構築技術について、ていねいに解説します。

関連記事

    収録内容

    1 第1部 テストベンチの基本(検証の重要性とテストベンチ
    2 組み合わせ回路のためのテストベンチ ほか)
    3 第2部 テストベンチの文法(遅延の記述方法
    4 標準出力の記述方法 ほか)
    5 第3部 検証のテクニック(テスト・パターンの検討
    6 ランダム検証 ほか)
    7 Appendix(テストベンチ記述のためのVerilog HDL文法リファレンス
    8 テストベンチ記述のためのVHDL文法リファレンス)

    カスタマーレビュー

    レビューはありません。 レビューを書いてみませんか?

    閉じる

    メール登録で関連商品の先行予約や最新情報が受信できます

    close

    最近チェックした商品